1、 主電路設(shè)計(jì)
本裝置的電容器按照8:4:2:1原則分成四組,可實(shí)現(xiàn)15級(jí)組合,這種不等容分組方式的優(yōu)點(diǎn)是利用較少的分組可以得到較小的補(bǔ)償級(jí)差。控制電容器投切的無觸點(diǎn)開關(guān)由兩只單向晶閘管反向并聯(lián)構(gòu)成。當(dāng)晶閘管施加正向電壓,且門極有脈沖觸發(fā)信號(hào)時(shí),晶閘管導(dǎo)通,電容器投入電網(wǎng)。當(dāng)觸發(fā)脈沖信號(hào)去掉后,電流過零或反壓時(shí),晶閘管截止,電容器從電網(wǎng)上切除。這種兩只晶閘管反向并聯(lián)結(jié)構(gòu)與一只晶閘管和一只二極管反并聯(lián)結(jié)構(gòu)相比,具有投切速度快,晶閘管承受電壓低的優(yōu)點(diǎn)。另外晶閘管上并聯(lián)有RC吸收電路,用于吸收浪涌電流和抑制過電壓。每一電容支路串聯(lián)一定容量的電抗器,配置電抗率<0.5%(有時(shí)到0.01%～0.02%)的電抗器,主要目的是限制電容器的合閘涌流;配置電抗率為4.5%或6%的串聯(lián)電抗器,可抑制5次以上的諧波電流;配置電抗率為12%～13%的串聯(lián)電抗器,可抑制3次以上的諧波電流。
電容器采用△形接線方式,反向并聯(lián)晶閘管采用接在△內(nèi)部的接法。這種接法的最大優(yōu)點(diǎn)是流過晶閘管的電流是其它接線方式的,這樣可以有效的降低晶閘管的發(fā)熱量。同時(shí)這種接法對(duì)3次諧波也有抑制作用,對(duì)電網(wǎng)不會(huì)造成污染[2]。晶閘管的耐壓值一般按計(jì)算,其中K1為電壓欲度,一般取1.1～1.2,K2為電網(wǎng)電壓波動(dòng)系數(shù),一般取1.15,U為電網(wǎng)線電壓。晶閘管的電流一般按,其中C為電容容量,單位為μF。
現(xiàn)代低壓電網(wǎng)中,感性負(fù)荷和沖擊性負(fù)荷占相當(dāng)大的比重,造成電網(wǎng)功率因數(shù)降低,電能質(zhì)量嚴(yán)重惡化。究其根本原因是用電負(fù)荷工作中無功功率需求量的急劇變化。因此,急需開發(fā)一種能快速響應(yīng)電網(wǎng)無功需求,進(jìn)行實(shí)時(shí)跟蹤補(bǔ)償?shù)臒o功補(bǔ)償裝置。目前無功補(bǔ)償裝置中,采用機(jī)械開關(guān)(接觸器或斷路器)或復(fù)合開關(guān)投切電容器的裝置,其響應(yīng)速度慢,不能實(shí)現(xiàn)對(duì)無功功率的動(dòng)態(tài)補(bǔ)償;而采用晶閘管投切電容器的裝置,其控制器多為單CPU結(jié)構(gòu),控制精度和速度難以同時(shí)保證。
2、 控制系統(tǒng)設(shè)計(jì)
2.1 控制系統(tǒng)硬件設(shè)計(jì)
控制器采用DSP+FPGA的雙CPU結(jié)構(gòu)。電網(wǎng)電壓電流信號(hào)經(jīng)信號(hào)調(diào)理電路調(diào)理后送入DSP的模數(shù)轉(zhuǎn)換器(ADC)。DSP對(duì)數(shù)據(jù)進(jìn)行采集、處理后得到電網(wǎng)的無功功率、功率因數(shù)等物理量,然后根據(jù)檢測(cè)值的大小以及設(shè)置值的大小,產(chǎn)生需要補(bǔ)償?shù)碾娙萜鹘M二進(jìn)制代碼。FPGA接收到此代碼后,根據(jù)同步信號(hào)產(chǎn)生高頻驅(qū)動(dòng)脈沖。高頻驅(qū)動(dòng)脈沖經(jīng)光耦隔離送至脈沖變壓器,最后脈沖變壓器驅(qū)動(dòng)相應(yīng)的晶閘管導(dǎo)通,電容器投入電網(wǎng)。
在整個(gè)系統(tǒng)中DSP采用TI公司的TMS320F2812,其工作頻率可達(dá)150MHz,并且內(nèi)部集成12位ADC,能夠?qū)崟r(shí)跟蹤系統(tǒng)參數(shù)的變化,迅速完成投切判斷,發(fā)出控制命令;并且DSP實(shí)時(shí)檢測(cè)系統(tǒng)各種保護(hù)信號(hào),完成故障判斷并處理缺相、過壓、過流、超溫、晶閘管短路、晶閘管斷路等故障,保障系統(tǒng)安全、穩(wěn)定、快速地運(yùn)行。FPGA內(nèi)部主要設(shè)計(jì)了五個(gè)功能模塊:高頻驅(qū)動(dòng)脈沖發(fā)生器、同步信號(hào)發(fā)生器、鎖相環(huán)、51單片機(jī)和雙口RAM。鎖相環(huán)主要是確保DSP的采樣精度,避免頻率波動(dòng)時(shí)的采樣誤差;51單片機(jī)主要完成按鍵處理、液晶顯示和串口通訊等功能;雙口RAM用于實(shí)現(xiàn)單片機(jī)和DSP間的數(shù)據(jù)交換。FPGA各功能模塊具有并列運(yùn)行的特點(diǎn),能夠迅速響應(yīng)DSP發(fā)來的各種信息。
2.2 控制策略
我國(guó)電力行業(yè)標(biāo)準(zhǔn)中,按控制物理量不同,低壓無功補(bǔ)償控制器可分為四類:無功功率、無功電流、功率因數(shù)、復(fù)合型(按兩個(gè)及以上物理量組合)[3]。為了能最大限度地利用補(bǔ)償設(shè)備提高電網(wǎng)的功率因數(shù),不發(fā)生過補(bǔ)償,無投切振蕩,無沖擊,反應(yīng)靈敏、迅速,保證電壓不超限,本裝置以無功功率、電壓、電流和功率因數(shù)綜合判斷作為投切電容器組的主要判據(jù)。
本文介紹的快速型低壓動(dòng)態(tài)無功補(bǔ)償裝置針對(duì)電網(wǎng)負(fù)荷的快速變化,以DSP芯片作為核心控制器,配合FPGA驅(qū)動(dòng)大功率晶閘管投切電容器。由于采用了無觸點(diǎn)開關(guān)過零投切技術(shù),電容器的投切均可實(shí)現(xiàn)無過渡過程的平穩(wěn)投入和退出。因此,本裝置控制精度高(無功功率2級(jí),功率因數(shù)0.5級(jí)),響應(yīng)速度快,響應(yīng)時(shí)間不大于13ms,而且可以頻繁地投切動(dòng)作,能有效地跟蹤補(bǔ)償快速變化的負(fù)載,改善電能質(zhì)量。
